为了能在本地监视多通道的画面，通常需要复用多通道视频数据和对画面进行分割与缩放，因此，必须将标准的CCIR656格式数据送入视频复用缩放分割部分处理。FPGA CycloneⅢ器件中丰富的M9K内存资源较适合用作视频复用缩放算法时必需的行缓存，从而这部分能快速实现画面复用缩放及分割功能。然后送入多通道H.264 D1+CIF编码部分，而FPGA内在的强大并行处理能力可以满足H.264算法对处理速度的要求。这与多个ASSP或DSP处理器实现方案相比，单芯片FPGA提供了更稳定的系统性能、更低的成本以及最佳的性价比。 (2010-05-31)
硬压缩，是指采用硬件(如DSP处理器、媒体处理器和FPGA器件)来实现视频压缩，然后直接存贮或通过网络传送等。而从成本和易实现性等方面考虑，高端Stratix系列FPGA更适合H.264高清分辨率压缩。多路硬压缩DVR的通道数包含4、8、16通道，有的甚至超过24通道。系统的核心是多通道压缩，用FPGA实现方案与传统的ASSP或DSP处理器实现方法不同，它是一种更灵活、可扩展性更强、单路视频成本和功耗更低的解决方案。最新的65nm低成本FPGA CycloneⅢ在功耗方面拥有很大优势，这种单芯片可以支持最大到16通道的H.264编码。欲了解用FPGA实现硬压缩与软压缩DVR的，可参阅本人撰写在AS《安防工程商》中“智能网络DVR的实现方案”一文。
由于平安城市建设的需要，更加推动了视频监控的发展，从而也推动了FPGA在这一领域的应用。尤其现在要求多通道、高清晰、网络化、通信接口高速化、智能化，都促进了FPGA在这一领域的进一步发展。反之，FPGA的芯片技术、IP核、参考设计的进步和更新，又推动了视频监控的发展。现在，单纯采用DSP处理器或现成芯片(ASSP)的方法已难以满足高性能系统的需求。但由于目前可编程器件具有很高的集成度和灵活性，以及低功耗和宽泛的工作范围，其价格又不断在下降，因此利用可编程逻辑门阵列(FPGA)特有的高性能和灵活性，使其可构建许多视频监控产品。
软压缩DVR所实现的功能大多逻辑复杂度不高，同时对数据通路性能有一定的要求，需要具有高速接口通信能力，因而也适合用FPGA来实现。其缩放部分以及视频滤波等预处理工作、DMA控制器、音频FIFO和PCI-E部分可全部放入FPGA中。这里采用FPGA的好处是，可以灵活地实现任意多路的视频输入，并且视频预处理的功能可以根据不同摄像机的特性灵活定制，从而达到最优效果。
目前，IP摄像机的分辨率正在由标清D1逐步进化到高清(1280×1024)，并且必须进行本地实时压缩，因而只能采用硬压缩方式。如果采用多片DSP处理器，则将使系统成本、集成度和功耗增加，而让用户无法接受;如果采用单片低成本的FPGA器件，则性能又无法满足设计要求。但若采用单片高性能的Stratix系列FPGA器件，则可达到要求。因为这种器件是具有相对应的结构化ASIC-Hard-Copy系列器件，还可进一步将成本降低到1/10，并降低50%的功耗。因此，可采用这种FPGA器件作单路高清IP摄像机，欲知详情可参阅本人撰写在AS《安防工程商》中“用于平安城市的智能网络摄像机的实现方案”一文，其1路1280×1024/25帧/s+1路CIF/25帧/s与H.264视频压缩均将在FPGA硬件中实现。
